possessiones uber:
EXEMPLUM | PERSEQUOR |
genus | Integrated Circuit (IC) Embedded - FPGA (porta agri Programmabilis Forum) |
manufacturer | Intel Xilinx |
series | Automotive, AEC-Q100, Spartan®-6 LX XA . |
sarcina | lance |
productum status | in stirpe |
Numerus LAB/CLB | 7911 |
Numerus elementorum logicae / unitates | 101261 |
Summa ram bits | 4939776 |
Numerus I / O | 326 |
Voltage - Powered | 1.14V ~ 1.26V |
genus institutionem | Superficiem Monte Type |
Operating Temperature | -40°C ~ 100°C(TJ) |
Sarcina / clausura | 484-BBGA |
Supplementum Fabrica Packaging | 484-FBGA(23x23) |
Basic productum numerus | XA6SLX100 |
referre ugbay
Nova Inquisitio Parametrica
Documenta et Media:
RESOURCE EXEMPLUM | LINK |
Specifications | XA Spartan-6 Overview |
Environmental informationes | Xiliinx RoHS3 CertXilinx REACH211 Cert |
HTML Specifications | XA Spartan-6 Overview |
Environment et Exportatio Classification:
ATTRIBUTES | PERSEQUOR |
RoHS status | Obsequium ROHS3 specificationem |
Humorem Sensitivum Level (MSL) | III (CLXVIII horas) |
SPATIUM status | Non products SPATIUM |
EVASIT | 3A991D |
HTSUS | 8542.39.0001 |
Communia:
Xilinx autocineta (XA) Spartan®-6 familia FPGAs principales facultates systematis integrationis praebet cum infimis totali pretio magnorum applicationum automotivarum.Familia decem-membrum liberat densitates expansae ab 3,840 ad 101,261 cellulis logicalibus et velocioribus;
plus conectividad.Aedificata in 45 um maturae potentiae technologiae humilis potentiae technologiae quae optimae staterae gratuitae tradit;
potentia, et effectus, familia XA Spartana-6 novam, efficaciorem, dual-registrum 6 input aspectum tabulae (LUT) logicae et locupletem praebet.
delectu constructum-in systematis gradu caudices.Haec includit 18 Kb (2 x 9 Kb) scandalum RAMS, generationis DSP48A1 crustae secundae, SDRAM
memoria moderatoris, auctus horologii mixti-modus administratione cuneos, selectIO™ technologiae, potentia optimized summus velocitatis Vide
caudices transceiver, PCI Express® compatibles Endpoint cuneos, provectus systema-planum administrandi modum potestatis, auto- deprehendere
optiones configurationes, et securitatem IP auctam cum praesidio AES et Fabrica DNA.Haec lineamenta praebet programmabilem humilem sumptus
jocus est consuetudo ASIC producta inusitata facilitate usus.XA Spartan-6 FPGAs optimam solutionem praebe pro flexibilibus et scalable
summus volumen consiliorum logicalium, summus sed parallelus DSP processui consiliorum, et sumptus-sensitivae applicationes ubi multae interfactiones sunt.
signa requiruntur.XA Spartan-6 FPGAs sunt fundamenta programmabilis Pii ad Design Platformas Targeted tradentes
software integrata et ferramenta composita, quae designantes innovationem intendunt ut primum cyclus evolutionis eorum incipit.
Lacaena-6 FPGA Features XA Summarium
• XA Lacaena i6 Genus;
• XA Spartana-6 LX FPGA: Logica optimized
• XA Lacaena-6 LXT FPGA: Summus velocitas Vide connectivity
• Automotive Temperaturae:
• I-Gradus: Tj = -40°C ad +100°C
• Q-Gradus: Tj = -40°C ad +125°C
• Signa Automotiva:
• Xilinx obsequiosa est ISO-TS16949
• AEC-Q100 absolute
• Productio Pars Approbatio Processus (PPAP) Documenta
• Vltra AEC-Q100 absolute est available ad petitionem
• Lorem ad humilis sumptus
• Multiplex efficiens cuneos integrated
• Optimized lectio I/O signa
• Staggered pads
• Princeps plastic filum-volumen religata continent packages
• Minimum static et dynamicam potestatem
• 45 um processus optimized pro pretio et low potentia
• Hibernate potestate in modus nulla potentia
• Suspende modus conservat statum et configurationem cum multi clavo excito, moderatio amplificationis
• High perficientur 1.2V core intentione (LX et LXT FPGAs, -2
ac -3 celeritate gradus)
• Multi-voltatio, multi-selectIO vexillum interfaciei ripas
• Usque ad 1,080 Mb/s notitia translationis rate per differentialem I/O
• Selectable output coegi, usque ad 24 mA per pin
• 3.3V ad 1.2VI/O signa et protocolla
• Low-cost HSTL et SSTL memoria interfaces
• Hot PERMUTO obsequio
• Novifacta EGO / O rates ut amplio signum integritatis occidit
• Vide High-GTP transceivers in LXT FPGAs
• Ad 3.2 Mb/s
• princeps celeritate interfaces comprehendo: Serial ATA et PCI Express
• efficiens DSP48A1 crustae
• High-perficiendi arithmeticam et signum processus
• Fast 18 x 18 multiplicator et 48-bit accumulator
• Pipelining et lapsus facultatem
• Pre-viperae applicationes filter adiuvaret
• Integrated Memoria Controller cuneos
• DDR, DDR2, DDR3, et LPDDR subsidium
• Data rates usque ad 800 Mb/s
Multi-portus bus structuram cum FIFO independentem reducere
consilio leo exitibus
• Logica opibus auctis capacitatem logicam
• libitum subcinctus mandare vel RAM distribui firmamentum
• efficiens 6-input LUTs amplio perficiendi et minuendi
potentia
• LUT cum duali flip-flops ad pipeline applicationes centricae
• Acta ram amplis granularity
• Fast obstructionum ram cum byte scribe enable
• 18 Kb caudices qui optionally programmantur ut duo
independens IX Kb obstructionum RAMs
• Horologium Procuratio Tile (CMT) pro aucta perficiendi
• Vox gravis, flexilis clocking
• Digital Horologium administratores (DCMs) horologium eliminare skew and
officium exolvuntur corruptelam
• Phase-Loops Locked (PLLs) pro low-clocking jitter
16. Frequentia synthesis cum multiplicatione simultanea.
divisionem et tempus vicissitudines
• Sedecim low-maksas global horologium retiacula
• Configuratio simplicior, signa humilis sumptus sustinet
• 2-pin auto- deprehendere configuratione
• lata tertia pars SPI (usque x4) et NEC mico firmamentum
• MultiBoot auxilium remotis upgrade cum pluribus
bitstreams, utens vigil tutela
• securitatem pro consilio amplificata praesidium
• Unique Fabrica DNA identifier ad designandum authenticas
• AES bitstrem encryption in XA6SLX75, XA6SLX75T;
et XA6SLX100 cogitationes
• Integrated Endpoint obstructionum ad PCI designs (LXT)
• PCI® technologiae sumptus, compatible cum 33 MHz;
32- et 64- bis specificatio.
• Velocius processus cum auctus, humilis sumptus,
MicroBlaze™ 32-bit processus mollis
• Industry-ducens IP et referat consilia
• Fortis automotive-specialis tertiae factionis ecosystematis cum IP,
evolutionis tabulas et officia consiliorum